# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-257462

(43) Date of publication of application: 08.10.1993

(51)Int.Cl.

G09G 5/36

GO6F 3/14 GO6F 15/66

(21)Application number: 04-089571

(71)Applicant: NIPPON TELEGR & TELEPH CORP

(22)Date of filing:

13.03.1992

(72)Inventor: SAKAMOTO HIROAKI

SANAMOTO HINOANI

**NISHIMURA KAZUTOSHI** 


UEMORI AKIRA KAJIWARA TOSHIO

## (54) IMAGE DISPLAY DEVICE

## (57)Abstract:

PURPOSE: To obtain the image display device which has a display, a compressing and expanding, and an editing function for an image by reducing the quantity of hardware without any deterioration in the performance.

GONSTITUTION: The image display device has FIFOs 4 and 6 for transferring image data with an image memory 2, a compressing and expanding circuit 3, and a host computer and is connected to the host computer to display, compress or expand, and edit the image according to an instruction from the host computer CPU 9. This device is equipped with a common transfer control circuit 1 wherein a circuit which controls the data transfer between the FIFO 4 and image memory 2, a circuit which controls the image data transfer between the compressing and expanding device 3 and image memory 2, and a circuit which controls data transfer in the image memory 2 are made common.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

## **BEST AVAILABLE COPY**

. Seàrching PAJ • BEST AVAILABLE

2/2 ページ

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

# BEST AVAILABLE COPY

(19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平5-257462

(43)公開日 平成5年(1993)10月8日

(51)Int.Cl. <sup>5</sup>		識別訂	号	庁内整理番号	FΙ	技術表示箇所
G09G	5/36			9177-5G		
G06F	3/14	3 1 0	В	7165-5B		
	15/66		J	8420-5L		

#### 審査請求 未請求 請求項の数1(全 5 頁)


(21)出願番号	特顯平4-89571	(71)出願人	000004226 日本電信電話株式会社
(22)出願日	平成 4 年(1992) 3 月13日	(72)発明者	東京都千代田区内幸町一丁目1番6号
		(72)発明者	
		(72)発明者	東京都千代田区内幸町一丁目1番6号 日本電信電話株式会社内
		(74)代理人	弁理士 玉蟲 久五郎 最終頁に続く

### (54)【発明の名称】 画像表示装置

#### (57)【要約】

【目的】 性能を劣化させずに、ハードウェア量の節減を図った、画像の表示,圧縮及び伸長,編集機能を有する画像表示装置を提供する。

【構成】 画像メモリと圧縮・伸長回路とホストコンビュータとの画像データの転送のためのFIFOを有し、ホストコンビュータに接続され、ホストコンビュータの指示により、画像の表示、画像の圧縮及び伸長、画像の編集等の機能を実行する画像表示装置であって、FIFOと画像メモリ間の画像データ転送を制御する回路と、圧縮伸長装置と画像メモリ間の画像データ転送を制御する回路と、画像メモリ内におけるデータ転送を制御する回路と、画像メモリ内におけるデータ転送を制御する回路を共通化した共通転送制御回路(1)を備えて構成される。



(2)

特開平5-257462

2

#### 【特許請求の範囲】

【請求項1】 画像メモリと圧縮・伸長回路とホストコンピュータとの画像データの転送のためのFIFOを有し、ホストコンピュータに接続され、該ホストコンピュータの指示により、画像の表示、画像の圧縮及び伸長、画像の編集等の機能を実行する画像表示装置において、前記FIFOと画像メモリ間の画像データ転送を制御する回路と、前記圧縮伸長装置と画像メモリ間の画像データ転送を制御する回路と、前記画像メモリ内におけるデータ転送を制御する回路と共通化した共通転送制御回路 10を備えてなることを特徴とする画像表示装置。

1

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、画像の表示、画像の圧縮及び伸長、画像の編集機能を有する画像表示装置に関するものである。

[0002]

【従来の技術】図2は、従来の画像表示装置の構成を示す図であって、21は画像メモリ用転送制御回路、22は圧縮伸長回路用転送制御回路、23はFIFO用転送 20制御回路、24は画像メモリ、25は圧縮伸長回路、26は画像データ用FIFO、27は表示制御回路、28は圧縮データ用FIFO、29はADコンバータ、210はディスプレイ、211はホストコンピュータのCPU(以下ホストCPUとよぶ)、212はホストDMA回路、213はローカルメモリである。

【0003】図2中の点線内が従来の画像表示装置であり、ホストコンピュータのバスに接続され、ホストCPU211の命令により、画像データの表示や画像データの圧縮・伸長及び画像メモリ24に対する描画処理を行 30なう。

【0004】ローカルメモリ213に格納されている画像データをディスプレイ210に表示するために以下の動作を行なう。

【0005】ホストCPU211は、ホストDMA回路 212を起動し、ローカルメモリ213に格納されてい る画像データを画像表示装置内の画像データ用FIFO 26に転送し、FIFO用転送制御回路23に起動をか ける。

【0006】FIFO用転送制御回路23は画像データ 40 用FIFO26から画像データを順次、画像メモリ24 の所定の表示位置に対応するアドレスに転送する。

【0007】ホストDMA回路212を用いて画像データを直接、画像メモリ24に書き込まないのは、画像データの転送は矩形領域の転送が多く、通常のDMAコントローラでは、転送する画像データの1ライン毎に、アドレスの設定をしなければならず効率が悪いためである。

【0008】例えば1000ラインの画像データを転送 【0023】これは、表示し するためには、少なくとも1000回のDMA転送を行 50 る際に多用する処理である。

なう必要がある。

【0009】表示制御回路27は、ディスプレイ210の表示レートに合わせた速度で画像メモリ24から画像データを順次読みだし、ADコンバータ29によりアナログ出力に変換し、ディスプレイ210にこれを入力し画像の表示を行なう。

【0010】逆に画像メモリ24に格納されている画像 データをローカルメモリ213に格納するためには以下 の処理を行なう。

(0011)ホストCPU211は、画像表示装置に対して画像データが格納されている画像メモリ24のアドレスを指示し、その画像データを読み出すよう指示する。

【0012】画像表示装置は、FIFO用転送制御回路 23を起動して画像データを画像データ用FIFO26 に転送する。

【0013】ホストCPU211は、ホストDMA回路 212を使用して、画像データをローカルメモリ213 に転送する。

0 【0014】また、ローカルメモリ213に格納されている圧縮済みの画像データを表示するためには以下の動作を行なう。

【0015】ホストCPU211は、ホストDMA回路212を起動し、ローカルメモリ213に格納されている圧縮済み画像データを圧縮データ用FIFO28に転送し、画像表示装置に対して伸長処理を行なうよう指示する。

【0016】画像表示装置は、圧縮伸長回路25を用いて、圧縮データ用FIFO28に転送された圧縮済みの画像データを伸長し、次に圧縮伸長回路用転送制御回路22を用いて、この伸長された画像データを画像メモリ24の所定のアドレスに転送する。

【0017】逆に、画像メモリ24に格納されている画像データを圧縮し、ローカルメモリ213に格納するためには、以下の処理を行なう。

【0018】ホストCPU211は、画像表示装置に対して画像データを圧縮せよとの指示を出す。

[0019] 画像表示装置は、画像メモリ24に格納されている所定の領域の画像データを圧縮伸長回路用転送制御回路22を用いて圧縮伸長回路25に転送する。

【0020】圧縮伸長回路25は、画像データを圧縮 し、これを圧縮データ用FIFO28に転送する。

【0021】ホストCPU211は、ホストDMA回路 212を用いて、圧縮済みの画像データをローカルメモ リ213に転送する。

【0022】次に画像メモリ24に格納されている画像 データを画像メモリ24の別のアドレスに転送する場合 の動作について述べる。

【0023】これは、表示した画像データを編集加工する際に多用する処理である。

(3)

特開平5-257462

【0024】ホストCPU211は、画像メモリ24上 の転送すべき画像データの格納されているアドレス及び サイズと転送先のアドレスを画像表示装置に与え、画像 データの転送を行なうように指示する。

【0025】画像表示装置は、画像メモリ用転送制御回 路21を用いて画像メモリ24の指示されたアドレスか ら転送先のアドレスに所定のサイズの画像データを転送 する。

[0026]

【発明が解決しようとする課題】上記した従来の画像表 10 示装置では、画像データの転送表示、画像データの圧縮 及び伸長、画像メモリ内における画像データ転送用にそ れぞれ転送制御回路をもつため、ハードウェア量が大き くなるという欠点があった。

【0027】本発明の目的は上記欠点を解消し、性能を 劣化させずにハードウェア量の節減を図る画像表示装置 を提供することにある。

[0028]

【課題を解決するための手段】本発明は上記目的を達成 するため、画像メモリと圧縮・伸長回路とホストコンピ 20 理を行なう。 ュータとの画像データの転送のためのFIFOを有し、 ホストコンピュータに接続され、該ホストコンピュータ の指示により、画像の表示、画像の圧縮及び伸長、画像 の編集等の機能を実行する画像表示装置において、前記 FIFOと画像メモリ間の画像データ転送を制御する回 路と、前記圧縮伸長装置と画像メモリ間の画像データ転 送を制御する回路と、前記画像メモリ内におけるデータ 転送を制御する回路を共通化した共通転送制御回路を備 えてなることを特徴とする。

[0029]

【作用】本発明では、画像データの転送表示用、画像デ ータの圧縮及び伸長用、及び画像メモリ内における画像 データ転送用の転送制御回路の共通化を行なった。

【0030】すなわち、画像データの転送表示用、画像 データの圧縮及び伸長用、及び画像メモリ内における画 像データ転送用の転送制御回路の共通化を行なうことに より、ハードウェア量の節減を図ることができる。

【0031】以下図面にもとづき実施例について説明す る。

[0032]

【実施例】図1は、本発明の一実施例を示す図であっ て、1は共通転送制御回路、2は画像メモリ、3は圧縮 伸長回路、4は画像データ用FIFO、5は表示制御回 路、6は圧縮データ用FIFO、7はADコンバータ、 8はディスプレイ、9はホストコンピュータのCPU (以下ホストCPUとよぶ)、10はホストDMA回 路、11はローカルメモリである。

【0033】図1中の点線内が、本発明の画像表示装置 の一構成例であり、ホストコンピュータのバスに接続さ れ、ホストCPU9の命令により、画像データの表示や 50 【0048】圧縮伸長回路3は、画像データを圧縮し、

画像データの圧縮・伸長及び画像メモリ2に対する描画 処理を行なう。

【0034】ローカルメモリ11に格納されている画像 データをディスプレイ8に表示するために以下の動作を

【0035】ホストCPU9は、ホストDMA回路10 を起動し、ローカルメモリ11に格納されている画像デ ータを画像表示装置内の画像データ用FIFO4に転送 し、共通転送制御回路1に起動をかける。

【0036】共通転送制御回路1は、画像データ用FⅠ FO4から画像データを順次、画像メモリ2の所定の表 示位置に対応するアドレスに転送する。

【0037】表示制御回路5は、ディスプレイ8の表示 レートに合わせた速度で画像メモリ2から画像データを 順次読みだし、ADコンバータ7によりアナログ出力に 変換し、ディスプレイ8にこれを入力し画像の表示を行

【0038】逆に画像メモリ2に格納されている画像デ ータをローカルメモリ 1 1 に格納するためには以下の処

【0039】ホストCPU9は、画像表示装置に対して 画像データが格納されている画像メモリ2のアドレスを 指示し、その画像データを読み出すよう指示する。

【0040】画像表示装置は、共通転送制御回路1を起 動して画像データを画像データ用FIFO4に転送す る。

【0041】ホストCPU9は、ホストDMA回路10 を使用して、画像データをローカルメモリ11に転送す

【0042】また、ローカルメモリ11に格納されてい 30 る圧縮済みの画像データを表示するためには以下の動作 を行なう。

【0043】ホストCPU9は、ホストDMA回路10 を起動し、ローカルメモリ11に格納されている圧縮済 み画像データを圧縮データ用FIFO6に転送し、画像 表示装置に対して伸長処理を行なうよう指示する。

【0044】画像表示装置は、圧縮伸長回路3を用い て、圧縮データ用FIFO6に転送された圧縮済みの画 像データを伸長し、次に共通転送制御回路1を用いて、 40 この伸長された画像データを画像メモリ2の所定のアド

レスに転送する。

【0045】逆に、画像メモリ2に格納されている画像 データを圧縮し、ローカルメモリ11に格納するために は、以下の処理を行なう。

【0046】ホストCPU9は、画像表示装置に対して 画像データを圧縮せよとの指示を出す。

【0047】画像表示装置は、画像メモリ2に格納され ている所定の領域の画像データを共通転送制御回路1を 用いて圧縮伸長回路3に転送する。

(4)

特開平5-257462

これを圧縮データ用FIFO6に転送する。

【0049】ホストCPU9は、ホストDMA回路10 を用いて、圧縮済みの画像データをローカルメモリ11 に転送する。

【0050】次に画像メモリ2に格納されている画像デ ータを画像メモリ2の別のアドレスに転送する場合の動 作について述べる。

【0051】ホストCPU9は、画像メモリ2上の転送 すべき画像データの格納されているアドレス及びサイズ と転送先のアドレスを画像表示装置に与え、画像データ 10 の転送を行なうように指示する。

【0052】画像表示装置は、共通転送制御回路1を用 いて画像メモリ2の指示されたアドレスから転送先のア ドレスに所定のサイズの画像データを転送する。

【0053】共通転送制御回路は、画像データの転送表 示時、画像データの圧縮及び伸長時、画像メモリ内にお ける画像データ転送時に各転送のためのタイミングを発 生させる回路と転送のためのアドレスを発生させるカウ ンタから構成されるが、このアドレスカウンタを共用化 することにより、本実施例の画像表示装置は個別の転送 20 10,212 ホストDMA回路 制御回路を使用する従来の画像表示装置と比較してほぼ 同等の性能を有し、なおかつ必要なハードウェア量を節 減することができる。

[0054]

【発明の効果】以上説明したように、本発明によれば、\*

\* 画像データの転送表示用、画像データの圧縮及び伸長 用、及び画像メモリ内における画像データ転送用に共通 の転送制御回路を使用することにより、個別の転送制御 回路を使用した従来の画像表示装置と比較して、性能を 劣化させずにハードウェア量の節減を図ることができ る。


#### 【図面の簡単な説明】

【図1】本発明の一実施例を示す図である。

【図2】従来の画像表示装置の構成を示す図である。 【符号の説明】

- 1 共通転送制御回路
- 2, 24 画像メモリ
- 3,25 圧縮伸長回路
- 4, 26 画像データ用FIFO
- 5.27 表示制御回路
- 6,28 圧縮データ用FIFO
- 7, 29 ADコンバータ
- 8.210 ディスプレイ
- 9、211 ホストコンピュータのCPU
- 11, 213 ローカルメモリ
- 21 画像メモリ用転送制御回路
- 22 圧縮伸長回路用転送制御回路
- 23 FIFO用転送制御回路

【図1】




本発明の一実施例を示す図

(5)

特開平5-257462

【図2】



従来の国像表示装置の構成を示す図

フロントページの続き

(72)発明者 梶原 俊男

東京都千代田区内幸町一丁目1番6号 日本電信電話株式会社内